Simulação da arquitetura Bip 2 utilizando a linguagem de descrição de hardware Verilog para posteriormente ser aplicado em um FPGA.
OBS.: na apresentação a imagem do arquivo RAM.v está desatualizada. Porém, o código de RAM.v está atualizado.
-
Notifications
You must be signed in to change notification settings - Fork 0
RonaldLopes/Bip-2
Folders and files
| Name | Name | Last commit message | Last commit date | |
|---|---|---|---|---|
Repository files navigation
About
Simulação da arquitetura Bip 2 utilizando a linguagem de descrição de hardware Verilog para posteriormente ser aplicado em um FPGA
Resources
Stars
Watchers
Forks
Releases
No releases published
Packages 0
No packages published