基于 RISC-V 架构的五级流水线哈弗结构 CPU.
英文版本的 README 在此处提供 ./README.md
-
基于优雅的开源指令集 RISC-V.
-
使用 ITCM 和 DTCM 的哈弗架构.
-
无数据冒险的五级流水线.
-
双比特动态分支预测技术.
-
基4 Booth-Wallace 乘法器.
-
可变周期基 4 SRT 除法器.
-
支持 RISC-V 扩展指令集:
- RV32I, RV64I
- RV32M, RV64M
- RV32F, RV64F
本仓库提供了详细的设计文档 ./docs/dv-cpu-doc_zh_CN.pdf
部分详细的设计方案 (中文简体版本) 发布在了我的博客. cnblog:devindd
-
安装
riscv64-linux-gnu-gcc
; -
设置别名:
alias rvgcc="riscv64-linux-gnu-gcc" alias rvobjdump="riscv64-linux-gnu-objdump"
-
编译
c
文件获得汇编代码:rvgcc file.c -S [file.s]
-
使用 objdump 获得机器代码:
rvobjdump -S file.c
或者,使用在线的翻译器:
https://riscvasm.lucasteske.dev/
cd ./core/vsim
vsim -do sim.do
cd ./core/sim
make all
和 Git 提交相对应的仿真示例在该文件中描述 ./docs/assembly.md
[1] Patterson, David. "Computer organization and design RISC-V edition" (2017).
[2] 胡伟武. 计算机体系结构基础. 第3版, 机械工业出版社, 2021. 链接
[3] Koren, Israel. "Computer arithmetic algorithms". CRC Press, 2018.
Copyright (C) 2023 devin
本仓库使用 GPLv3.0 协议.
您可以重新分发并 (或) 修改该软件,前提是遵守免费软件基金会 (Free Software Foundation) 发布的 GNU General Public License,3.0 版本或更高。